Résumé
Lè li rive kapasite nan sikwi entegre sistèm jesyon batri (BMS ICs) reziste entèferans elektwomayetik (EMI), nou bezwen pale sou Layout nan tablo sikwi enprime (PCB) fil elektrik ak konpozan ekstèn (ECs), ki se wòl kle. . Pa bliye, enpedans BMS IC tèt li se tou yon gwo zafè. An reyalite, enpedans sa a pral sibi chanjman enpòtan akòz fonksyon balanse batri nan BMS IC. Espesyalman, pifò BMS IC sou mache a entegre fonksyon pasif balanse batri, ki redwi anpil enpedans BMS IC yo prezante. Objektif etid nou an se konprann enpak diferan metòd balanse batri pasif sou nivo iminitè BMS IC yo. Lè sa a, nou menm tou nou pwopoze yon nouvo BMS IC achitekti ki pa sèlman diminye kantite konpozan ekstèn, men tou, maksimize enpak pasif batri balanse sou iminite IC a, se sa ki, nivo piki nan tès piki dirèk pouvwa (DPI). Nan fason sa a, menm nan anviwònman ki fè bwi, IC a ka kenbe mezi segondè-presizyon vòltaj segondè.
1. Entwodiksyon
Lityòm ion (Li Ion) pil ak sistèm jesyon batri (BMS) yo te lajman etidye, vize pou ale wout la pou nouvo jenerasyon machin elektrik (EV) ak machin elektrik ibrid (HEV). Pou egzanp, yon gwo aspè nan devlopman se karakterize entèferans elektwomayetik (EMI) ki soti nan varyateur kondwi a, ki se youn nan sous bri ki ka lakòz entèferans nan BMS IC la. Nan chemen bri sa a, câbles, routage PCB, ak konpozan ekstèn (EC) gen yon enpak siyifikatif sou iminite BMS IC. EC yo ke yo te konsantre sou isit la se kondansateur segondè-vòltaj pou otomobil yo itilize pou anpeche egzeyat elektwostatik (ESD). Jan yo montre nan travay anvan yo, konfigirasyon ki pi bon mache pou EC sa yo se koneksyon diferans atravè pil. Sepandan, sa a pral lakòz yon ogmantasyon nan nivo piki akòz entwodiksyon sonorite nan ranje frekans piki dirèk pouvwa (DPI) ([150kHz; 1GHz]), ki te koze pa rezo nechèl CL konstwi.
Nan ka sa a, balanse batri pasif pral konekte rezistans batri a balanse ak kèk konpozan parazit nan paralèl ak kondansateur ESD a lè aktive, ki ka chanje nivo a atenuasyon nan rezonans sa yo. Etid sa a konsidere de metòd balanse batri. Premye metòd la se eskli batri a kounye a ap mezire pa BMS IC a, kout-sikwi tout pil ki ka kout, ak Lè sa a, ekstrè nivo a piki nan batri a mezire pandan DPI pou evalye enpak metòd sa a sou iminite IC a. Anplis de sa, etid sa a konpare de achitekti lè l sèvi avèk premye metòd balanse sa a, ak diferans prensipal la se kantite pil ki ka balanse ansanm. Dezyèm metòd balans lan se kout-sikwi menm batri a kounye a mezire pa IC a nan yon achitekti espesyalman pwopoze. Anplis de sa, akòz nouvo plasman nan rezistans balanse, achitekti yo pwopoze a vire kondansateur ESD a nan yon filtè, ki pèmèt balanse siyifikativman diminye enpedans la wè sou bò BMS, kidonk bese nivo piki a. Anplis de sa, pou evalye efè parazit enduktans, enpak batri balanse nan diferan distans ant kondansateur ESD ak IC yo te evalye tou.
Finalman, estrikti atik sa a se jan sa a: Premyèman, yo prezante modèl anviwònman BMS IC; Dezyèmman, lè l sèvi avèk premye metòd balanse batri a, konpare enpak balanse sou nivo piki ant de achitekti BMS IC pandan DPI; Twazyèmman, prezante achitekti yo pwopoze a epi evalye enpak li sou balans nivo piki pandan DPI lè l sèvi avèk dezyèm metòd balans lan.
2. BMS entegre sikwi anviwònman modélisation
Fonksyon BMS ak tès DPI:Objektif prensipal BMS se asire operasyon an pi bon ak san danje nan pil nan anviwònman piman bouk entèferans elektwomayetik (EMI). Gen kèk nan fonksyon prensipal yo nan BMS IC gen ladan mezi egzak nan vòltaj batri ak balanse batri pasif pou anpeche degradasyon batri ak reyalize pi bon ekstraksyon pouvwa nan pake batri a. Pou karakterize kapasite IC yo fè travay sa yo nan anviwònman EMI piman bouk, tès dirèk piki pouvwa (DPI) te fèt pa kouple 30dBm pouvwa nan mòd komen (CM) nan tout IC antre ki konekte ak batri a.
Enstalasyon tès DPI ak konpozan ki gen rapò:Figi 1 montre konfigirasyon DPI yo itilize nan etid sa a, lè l sèvi avèk yon pwodwi BMS IC ki ka kontwole jiska 18 pil. Anviwònman sa a entwodui superkondansateur pou konstwi pake batri ak vòltaj ki pi wo pase 80V lè l sèvi avèk pil 12V ak estabilize enpedans la sou bò pake batri. Soti nan Figi 1, li ka wè ke metòd modèl aktyèl yo konsantre sou eleman tankou pake batri a ak 30cm câbles sou chak bò nan PCB a, supercapacitors, konektè, PCB fil elektrik sou tablo a supercapacitor ak BMS IC tablo, konpozan ekstèn (ECs). ) sou tablo a BMS IC, ak enpedans la prezante pa BMS nan tèt li.
BMS IC anviwònman modèl:Soti nan Figi 2, se D 'BMS IC modle pa kondansateur C {L} (30pF) ki reprezante switch la balanse batri pasif entèn, ak switch sou rezistans Ron =0.25 Ω. Kondansateur C {d} (47nF) yo itilize pou rezon ESD se EC ki enkyete, ki adopte konfigirasyon ki pi bon mache. Modèl la gen ladan tou rezistans parazit ak enduktans C {d} (rezistans parazit R {d} pran valè nan frekans 100MHz ak pi wo a), pandan y ap konsidere konpòtman parazit kondansateur C {i} (330pF). Akòz prezans nan valè relativman wo nan kapasite C {d}, efè a kapasite nan kab ak PCB routage pa te konsidere. Se batri a modle lè l sèvi avèk yon sous vòltaj ideyal paske pake batri a ak câbles yo kout sirkwi pa supercapacitors. Tout paramèt 18 pil yo nan Figi 2 yo sanble, inyore dezakò nan distans ki genyen ant chak batri ak peny IC a. Modèl sa a efikas nan seri a nan [150kHz, 200MHz].
IC PIN ak sitiyasyon ki gen rapò ak achitekti:Nan Achitekti 1, gen yon PIN C {Bx} ki itilize pou mezi vòltaj batri ak balanse pasif batri, osi byen ke yon PIN C {Tx} itilize sèlman pou mezi vòltaj batri redondance. Mezi a atravè PIN C {Tx} fèt pa yon konvètisè analòg ak dijital (DT ADC), kidonk yon filtè anti aliasing (AAF, sa vle di R {f} ak C {f}) nesesè; Mezi a atravè PIN C {Bx} fèt pa yon tan kontinyèl konvètisè analog-to-digital (CT ADC) san yo pa bezwen AAF. Pwochen seksyon an pral prezante Achitekti 2 ak premye metòd balanse yo itilize nan etid sa a pou amelyore iminite BMS IC. Li pral tou konpare diminisyon nan nivo piki te pote pa premye metòd la balanse pasif batri ant Achitekti 1 ak Achitekti 2. Anplis de sa, etid sa a sipoze ke aktivasyon an ekilib batri dire pou plizyè santèn mikrosgond, ki se ase pou mezi vòltaj nan batri a enterese. , ak Se poutèt sa pa pral gen yon enpak siyifikatif sou eta a nan chaj nan batri a ekilib.
3. Diferans nan achitekti BMS IC, pwoblèm sonorite, ak enpak premye metòd balans lan
Diferans achitekti ak fenomèn sonorite:Aranjman PIN nan BMS ICs, kantite ak kalite konvètisè analòg-a-dijital (ADCs) itilize, ak lòt aspè achitekti dirèkteman afekte konpozan ekstèn. Nan Achitekti 1 (Figi 2), eksepte pou C_{B0} ak C_{B19}, chak PIN C{_{Bx} pataje pa de. pil. Akòz bezwen pou mete R_ {b} sou chak tras PCB ki mennen ale nan PIN C{{10}}{Bx} nan tès DPI pou limite konvèsyon nan mòd komen (CM) nan mòd diferans (DM), pil adjasan yo pa ka balanse ansanm, ak pil enpè ak menm bezwen balanse nan diferan peryòd. Achitekti 2 (Figi 3) gen yon PIN adisyonèl C {Bx \ _ H} ki ka balanse pil adjasan an menm tan, men li pral ogmante gwosè chip la, konte PIN, ak konpozan ekstèn (R {b}). CL trapezoidal rezo ki konpoze de L_ {T} (L_ {u}+L_ {0}+L_ {a}) ak C_d} pral jenere plizyè rezonans, ki gen frekans relativman ba (anba 10MHz). Nan aplikasyon pratik, kab ki konekte BMS IC ak pake batri ka rive nan 2 mèt, ki pral pi ba frekans sonorite a ak pi wo faktè bon jan kalite a. Malgre ke R_ {T} (R_ {u}+R_ {0}+R_ {a}) ka diminye sonorite a nan yon sèten limit, efè a se ensifizan.
Premye metòd balans lan ak enpak li sou nivo piki:Premye metòd balanse konsidere nan etid sa a se ekstrè vòltaj pik a pik nan premye batri a (C_{L1}) nan simulation DPI pandan y ap balanse lòt pil. Pou achitekti 1, sèlman pil enpè nimewote (eksepte batri 1) yo balanse, kòm balanse menm nimewo pil (kòmanse soti nan batri 2) ta chanje aktyèl la dirèk (DC) nan batri 1, ki se pa nan liy ak senaryo mezi aktyèl. Pou achitekti 2, tout pil eksepte batri 1 ka balanse. Evalye pa fè simulation pasajè nan anviwònman an epis (bay estabilite peryòd ase nan siyal la, ekstrè peryòd espesifik mwayèn pik nan pik vòltaj, epi pran pwen ase nan seri a nan [150kHz; 200MHz]). Rezilta yo te montre ke egalizasyon batri pasif redwi anplitid sonorite a jan yo espere nan frekans ki ba, men ogmante nivo piki a nan frekans segondè (apeprè 150MHz). Achitekti 2 gen yon pi gwo enpak sou nivo piki akòz balanse batri nan frekans ki ba, paske li ka balanse plis pil ansanm epi prezante plis tranpaj; Nan frekans segondè, nivo piki nannan li yo pi ba pase sa yo ki nan achitekti 1, epi apre aktive balans batri a, gen sèlman yon ti amelyorasyon nan frekans segondè. Anplis de sa, gen yon konpwomi ant valè rezistans batri balanse $R_ {b} $ak nivo piki a. Diminye R_ {b} pral amelyore atenuasyon sonorite ba frekans men febli atenuasyon sonorite wo frekans, pandan y ap ogmante R_ {b} pral gen efè opoze a.
4. Analiz Dezyèm Metòd Ekilib ak Pwopozisyon yon Nouvo Achitekti
Analize senaryo ideyal ak estrateji amelyorasyon:Pou evalye enpak balans batri a sou sonorite ba-frekans, analize yon senaryo ideyal ak senplifye (menm jan ak achitekti 1 men senplifye). Nan frekans ki pi ba a 5MHz, supercapacitors ka konsidere kòm sikui kout akòz gwo kapasite yo (10F) ak paramèt parazit (ekivalan seri rezistans ESR, ekivalan seri inductance ESL) ki ba nan seri sa a; Lè w ap konsidere sonorite frekans ki ba, C {L} ka inyore; Adopte yon rezo trapezoidal senp san chaj ekstèn se pratik pou analiz. Pou enpedans total nan senaryo sa a (Fòmil 1), yo te kalkile frekans sonorite a lè l sèvi avèk yon ekspresyon espesifik (Fòmil 2). Yo te jwenn ke anba paramèt yo bay yo, diskriminan nan Fòmil 2 a negatif, ak de rasin imajinè, ak pati reyèl la reflete atenuasyon sonorite (pseudo peryodik eta, Fòmil 3). Pou senaryo aplikasyon senplifye balans batri nan Figi 7b, yo te kalkile polinòm sonorite (Fòmil 4). Li te jwenn ke diminye rezistans R la otank posib ka fè ekspresyon plis diskriminasyon nan endèks sonorite pozitif, siyifikativman atenuasyon frekans nan sonorite, men gen kèk rezonans yo toujou nan yon eta pseudo peryodik. Faktè atenuasyon an (Fòmil 5) endike ke si R ba ase, balanse batri ka siyifikativman afekte nivo piki a. Malgre ke ogmante rezistans lan ka amelyore R_ {T}, li pa posib pou achitekti 1 ak 2 paske li pral diminye presizyon mezi nan C_ {Tx} PIN pandan balanse batri a.
Pwopoze yon nouvo achitekti ak evalyasyon pèfòmans:Pwopoze yon nouvo achitekti kote mezi PIN C {Tx} itilize yon konvètisè analòg-dijital tan kontinyèl (CT ADC) san yo pa bezwen filtè anti aliasing (AAF, sa vle di R {f} ak C {f}) , mezi a nan PIN C {Bx} sèvi ak yon tan disrè konvètisè analòg-a-dijital (DT ADC), ak rezistans nan balans R {b} deplase anvan kondansateur ESD C {d} la, ekonomize. konpozan ak amelyore atenuasyon sonorite ba-frekans. Pou anpeche erè mezi pandan balanse batri a, mezi C {Tx} fèt anvan R {b}. Dezyèm metòd balanse balanse batri a ke yo te mezire (tankou selil x, Figi 8) pou diminye nivo piki C {Tx} PIN la. Nouvo achitekti a maksimize enpak balans batri sou nivo piki DPI lè w mete R {b} anvan C {d} epi pote C {d} pi pre IC la. Rezilta simulation yo montre ke nouvo achitekti a gen yon pi ba nivo piki nannan pase ansyen achitekti a lè balanse batri pa aktive (Figi 5), epi yo ka jwenn diminisyon enpòtan lè C {d} yo mete nan yon distans rezonab soti nan IC a ( 0.5cm oswa 1cm) (Figi 9). Sepandan, gen yon konpwomi nan pèfòmans ESD nan nouvo achitekti a. Nan achitekti 1 ak 2, lè yon evènman ESD rive, C {d} bay yon chemen tè ki ba enpedans pou peny lan, pandan y ap nan nouvo achitekti a, R {b} poze yon risk vòltaj segondè nan PIN C {Tx}. Se poutèt sa, R {b} bezwen chwazi yon valè ki apwopriye oswa mete yon aparèy blocage entèn sou C {Tx} pou soulaje pwoblèm nan. Travay nan lavni pral konsantre sou amelyore pèfòmans ESD nouvo achitekti a.
5. Rezime
Etid sa a pwopoze yon modèl sikwi entegre sistèm jesyon batri (BMS IC) pou simulation pratik piki dirèk pouvwa (DPI), pwopoze premye metòd balanse batri diminye nivo piki a pandan DPI, epi konpare pèfòmans de achitekti anba metòd sa a. Lè w etabli yon modèl analiz senp, eksplore enpak batri balanse sou nivo atenuasyon sonorite ba-frekans, epi detèmine estrateji pou diminye kouple bri ki ba-frekans enpòtan. Pwopoze yon nouvo achitekti ki diminye kantite eleman ekstèn ak nivo piki, sa ki fè balanse batri pi enpòtan pou iminite IC.
Nouvo achitekti a gen konpwomi ki gen rapò ak pèfòmans elektwostatik (ESD). Travay nan lavni pral konsantre sou evalye pèfòmans ESD nan nouvo achitekti a ak eksplore mezi amelyorasyon posib san yo pa ogmante twòp kantite konpozan ekstèn, yo nan lòd yo optimize pèfòmans an jeneral nan nouvo achitekti a, pi byen aplike li nan sistèm jesyon batri pratik, amelyore a. pèfòmans sistèm nan konpatibilite elektwomayetik, asire operasyon an ki estab nan sistèm nan jesyon batri nan anviwònman elektwomayetik konplèks, ak balans pri ak pèfòmans.